English
version
Задать вопрос

Новости

30 июня 2019

Компания Cadence анонсировала комплект проверенных в кремнии СФ-блоков для LPDDR5В комплект СФ-блоков LPDDR5 IP входит физический уровень (PHY) Cadence, контроллер и инструменты верификации

30 июня 2019 года — Компания Cadence Design Systems, Inc. анонсировала выпуск комплекта испытанных в кремнии СФ-блоков 2-го поколения Cadence® Denali® Gen2 IP для LPDDR5/4/4X, спроектированных под технологический процесс 7нм FinFET TSMC. Стандарт LPDDR5, допускающий скорости до полутора раз выше, чем у LPDDR4 и LPDDR4X, сочетает высокую пропускную способность с низким энергопотреблением, благодаря чему хорошо подходит для мобильных вычислений, искусственного интеллекта (ИИ), интернета вещей, майнинга криптовалют и применений в автомобильной отрасли. Решение на базе СФ-блоков Cadence LPDDR5 IP состоит из модуля физического уровня (PHY), контроллера и инструментов верификации (VIP).

Предлагаемые Cadence СФ-блоки в линейке продуктов для LPDDR5 поддерживают пре-релиз стандарта LPDDR5 и устройства LPDDR4/4X, это обеспечит максимальную гибкость в разработке конечной продукции за счет наличия выбора соотношения производительности и цены при длительных циклах производства. Как части решения от одного поставщика, новые СФ-блоки Cadence для LPDDR5 не имеют проблем интеграции физического блока с контроллером и другими компонентами СнК. В Cadence применяются испытанные приёмы проектирования, в частности, используются уже проверенные в кремнии решения для памяти DDR, благодаря чему снижаются риски клиентов при использовании СФ-блоков LPDDR5. Контроллер Cadence LPDDR5/4/4X построен на базе лидирующего в отрасли контроллере DDR Denali, при этом пользователи получают весь набор популярных функций для интерфейсов памяти, таких как поддержку шин Arm® AMBA® AXI и средств повышения надёжности, таких, например, как коды инлайн-коррекции ошибок.

«Демонстрация компанией Cadence СФ-блоков LPDDR5, испытанных в кремнии на техпроцессе TSMC 7нм FinFET, позволит спроектировать в будущем много разных чипов с технологией LPDDR5, — заявил Сук Ли (Suk Lee), старший директор отдела менеджмента инфраструктуры проектирования TSMC. — Технологический процесс 7нм TSMC остаётся предпочтительным 7-нанометровым техпроцессом для современных проектов, в том числе для мобильной техники и автомобильных систем, на которые в основном и рассчитан стандарт LPDDR5».

«Наши СФ-блоки для LPDDR5, разработанные под технологический процесс 7нм TSMC, полностью совместимы с имеющимися на рынке модулями LPDDR5, — сказал Амджат Куреши (Amjad Qureshi), вице-президент Cadence по НИОКР и интеллектуальной собственности. — После анонсов о выводе на рынок первых в отрасли решений для LPDDR4, LPDDR4X, DDR5 и GDDR6, Cadence продолжает реализовывать стратегию первенства по реализации в кремнии интерфейсных СФ-блоков с самыми современными технологиями памяти. Сотрудничество Cadence с ведущими производителями динамической памяти способствует совместимости между СнК клиентов и запоминающими устройствами. Кроме того, клиенты получают преимущества предлагаемых Cadence решений от единого поставщика и могут пользоваться проверенными в кремнии методами проектирования, отработанными на многих поколениях чипов DDR/LPDDR, что в совокупности снижает риски эксплуатационной несовместимости и уменьшают сроки проектирования чипов».

СФ-блоки Cadence LPDDR5 IP уже предлагаются клиентам для размещения заказов. Для ряда избранных клиентов подготовлены проектные файлы, которые позволяют начать работу по интеграции с уверенностью, что в приложениях СФ-блоки Cadence LPDDR5 IP будут работать, как положено.

В России Cadence представляет компания НАУТЕХ.

Оригинал этой статьи