English
version

Новости

26 декабря 2016

Специализированные интегральные схемы наноуровня: интервью с экспертами

В конце октября 2016 года компания eNANO при поддержке ФИОП РОСНАНО провела двухдневный обучающий семинар «Специализированные интегральные схемы наноуровня».

127 российских специалистов в области микроэлектроники собрались в НИТУ «МИСиС», чтобы получить актуальную информацию обо всех этапах проектирования микросхем от международного эксперта, лектора Калифорнийского университета в Санта-Крус (отделение в Кремниевой долине) Чарльза Данчека (Charles Dancak). По итогам семинара был подготовлен одноименный видеокурс, теперь доступный на edunano.ru.

Своим мнением о будущем российской микроэлектроники с порталом eNANO поделились эксперты Чарльз Данчек, Юрий Панчул (инженер по проектированию и верификации схемотехники в команде разработчиков микропроцессорного ядра MIPS I6400) и Виталий Кравченко (компания «Наутех»).

eNANO: Микросхемы по технологиям наноуровня (32 нм и ниже) еще не перешли в массовую разработку на территории Российской Федерации. Нехватка необходимого оборудования, не определены зоны применения и экономические риски. Почему, на ваш взгляд, специалистам по микроэлектронике в нашей стране необходимо уже сейчас знакомиться с особенностями технологии проектирования на этом уровне?

Чарльз Данчек: Отличный вопрос. Проведем простую аналогию: если ведущая страна желает воспитать поколение гроссмейстеров, то она должна начать обучать шахматистов заранее, за много лет до Большого Турнира. На семинаре мы рассказали об основах современного проектирования чипов, таких как: создание синтезируемого кода для описания логических функций на чипе; проверка тысяч строк кода на заданную функциональность; размещение и трассировка логической схемы на кремниевом кристалле будущей ASIC – все это сильно отличается от программирования «полу-готового» чипа по технологии FPGA.

Юрий Панчул: Несмотря на то, что российские фабрики (Микрон, Ангстрем) могут сейчас использовать только микросхемы с 90 нм, тем не менее, многие российские компании проектируют чипы на 28 нм, их потом используют не российские, а другие фабрики (например, тайваньская TSMC). При таком разделе проектирования и производства российским проектировщикам нужно знать как минимум весь базовый материал по проектированию, а также иметь общее представление, что произойдет с их GDSII файлом на фабрике (например, для понимания цен на разные варианты производства).

Виталий Кравченко: Разработка микросхем — это не массовое явление; есть, грубо говоря, 200 специалистов в 30 дизайн-центрах по разработке интегральных схем в РФ. Если до производства на территории РФ еще далеко, то разработка интегральных схем наноуровня либо уже идет, либо планируется в ближайшее время, как минимум в 10 дизайн-центрах. Для них вопросы оборудования, конечного применения и рисков прорабатываются сегодня намного лучше, чем, скажем, 10 лет назад. Освоение разработок на наноуровне – это подготовка к конкуренции, как на внутреннем, так и на внешнем рынке. Внутренний рынок надо формировать, и это уже происходит на внешнем – даже если не удастся выиграть по деньгам, то по «мозгам» — точно можно. «Только идущий осилит дорогу» — альтернативы интегральным схемам наноуровня в будущем просто нет.

eNANO: Как именно полученные знания смогут стать полезными для специалистов, применяющих сейчас технологии проектирования микросхем на уровнях выше 32 нм (например, 60 нм)?

Чарльз Данчек: Технологии разработки ASIC – это быстро развивающийся процесс. На сегодня разрабатывается уже третье поколение технологии на основе FinFET в США, в Китае и в Европе. Использование традиционных планарных транзисторов подходит к концу своего жизненного цикла. Чем раньше инженеры и студенты начнут изучать и осваивать эти новые методологии, тем более успешным будут их первые чипы ASIC, и тем меньше подводных камней встретят они на своем пути.

eNANO: Насколько экономически обоснована в этих условиях смена ПО для предприятий-производителей, и какие особенности перехода на новое ПО вы можете назвать трудоемкими (затратными)?

Чарльз Данчек: Каждая новая версия САПР микроэлектроники строится на основе предыдущих. Например, я был счастлив, когда пошел работать в Синопсис в ранние 90-е (я был 419-м сотрудником). То, что я узнал о Design Compiler и других ранних тулах Синопсис, дало мне основу для понимания более поздних и более продвинутых решений в микроэлектронике.

Виталий Кравченко: Если говорить про САПР микроэлектроники, то смена сейчас оправдана для дизайн-центров на предприятиях-производителях. Например, если даже Микрон производит интегральные схемы на уровне 90нм, то все равно его дизайн-центр обязан быть оснащен хотя бы частично САПР по маршруту наноуровня. Экономическое обоснование здесь простое — задел на будущее.

Основными трудностями перехода на новое ПО я считаю нехватку кадров и, соответственно, стоимость их подготовки, а именно — разработчиков, осваивающих новое ПО, новую методологию проектирования ИС. Курсы по САПР и проектированию, не говоря про учебники по методологии проектирования ИС, сегодня существенно отстают, по ним подготовить разработчика ИС наноуровня сложно, поэтому сегодня хороших разработчиков готовят внутри дизайн-центров.

eNANO: Насколько быстро меняется рынок микроэлектроники с точки зрения технологий в мире? При создании каких продуктов массово применяется технология проектирования микросхем уровня 32нм и ниже?

Чарльз Данчек: На практике переход к 90нм, к 65нм, к 32нм и ниже представляется большинству инженеров просто фактом жизни. Я регулярно слышу от студентов из таких компаний как Boradcom, Intel и nVIDIA, которые проектируют (как они заявляют) чипы по 32нм технологии, что они отлаживают прошлые проекты по 65нм технологии, и уже присматриваются к новым проектам на 22нм.

Юрий Панчул: Хороший вопрос. Для роста Российской полупроводниковой отрасли гораздо более важно наличие хороших дизайн-центров и собственная разработка IP блоков, способных конкурировать в мире, а не погоня вниз к 10нм.

Виталий Кравченко: В 1985 г. мой профессор говорил — 1мкм транзистор это хорошо, и 0,1мкм транзистор сделать невозможно, литография не справится. В 1995 г. Россия уже осваивала импортные 0,25мкм КМОП библиотеки стандартных ячеек, в 2005 г. — получила серию СБИС по 130нм технологии, сделанных в Тайване. К 2015 г. в России уже есть несколько реализаций СБИС Эльбрус по нормам 90нм. О чем это говорит? За 30 лет «многокомнатные» ЭВМ типа Эльбрус стали многоядерными микросхемами. На чипе сегодня можно разместить несколько десятков миллиардов транзисторов. Такой эволюции раньше в природе не было, рынок микроэлектроники с точки зрения технологий меняется очень быстро.

Компьютеры, смартфоны, анализаторы газов-жидкостей, бесконтактные сканеры, роботы, экзоскелеты, виртуальная реальность, автомобили, станки, безопасность, коммуникации, навигаторы, беспилотники, IoT и т.п. – все эти продукты сделаны с применением интегральных схем наноуровня.

eNANO: В среднем в какие сроки разработка технологии и внедрение данного уровня проектирования микросхем в массовом производстве становится прибыльным?

Чарльз Данчек: Я вспоминаю свои первые дни в Интеле в Калифорнии. Гордон Мур и другие пионеры МОП-микросхем не только о прибыли заботились – они стремились создать первые чипы для конкретных рынков. Тогда чипы 1103 DRAM быстро захватили весь рынок, ранее принадлежавший IBM со своей памятью на магнитных сердечниках. Прибыли изначально хватало лишь на продолжение исследований, но в конце концов новые интегральные схемы DRAM захватили рынок.

Виталий Кравченко: При большом тираже разработка может принести прибыль быстро (Интел, Самсунг) – 1-2 года. При малых и средних тиражах, как часто происходит в России, понятие прибыльности меняет смысл — она уже измеряется не в деньгах, а в категориях надежности, безопасности, уникальности, перспективности спроектированного чипа. Например, чипы Эльбрус, Элвис или Байкал трудно назвать прибыльными, но кто может измерить, например, выгоду от повышенного уровня безопасности при внедрении рабочих мест на процессорах Эльбрус или Байкал? Или как оценить на сегодня «прибыльность» чипа для видеоаналитики от Элвис — у него вполне возможно блестящее будущее.

eNANO: Назовите преимущества и недостатки 32нм технологического процесса для изготовления микросхем.

Чарльз Данчек: Каждый из переходов от 65нм к 32нм связан с увеличением плотности элементов (примерно 2х-кратный рост количества транзисторов на чипе), скорости, а с приходом FinFET – еще и с уменьшением мощности потребления.

Виталий Кравченко: С уменьшением норм технологического процесса существенно растут проблемы емкостных и индуктивных паразитных эффектов, влияющих на такие параметры, как целостность сигнала (signal integrity), целостность питания (power integrity) внутри ИС. Причем влияние растет со скоростью закона Мура. Следовательно, с такой же скоростью растет и сложность проектирования ИС, если иметь целью сохранение целостность сигнала (signal integrity) и целостность питания, без которых, надо сказать, ИС просто не будет работать правильно. Так можно говорить о преимуществах и недостатках технологического процесса: «недостатками» перехода, скажем, от 90нм к 28нм, и далее к 16нм, являются рост сложности проектирования ИС из-за проблем с целостностью сигнала и целостностью питания, что ведет к увеличению стоимости разработки.

Преимущества 32нм процесса — меньший размер чипа по сравнению с 90нм; широкий выбор IP-блоков (как по сравнению с 90нм, так и с 16нм). Из недостатков — размер чипа по сравнению с 16нм процессом и цена по сравнению с 90нм.

С оригиналом интервью можно ознакомиться здесь.

Теги
Мы в соцсетях