English
version

Новости

14 декабря 2016

TSMC и IBM поделились деталями о 7-нм техпроцессе

На ежегодной конференции International Electron Devices Meeting (IEDM 2016) компании TSMC и IBM рассказали о своих достижениях в разработке 7-нм техпроцесса, сообщает сайт overclockers.ru. IBM сообщила о достижении рекорда в уменьшении размеров FinFET транзистора, а компания TSMC рассказала о создании самой маленькой в мире 6-транзисторной ячейки SRAM. Помимо этого каждая из компаний заявила о коммерческом использовании EUV-литографии на этапе производства 7-нм полупроводников.

Рекорд IBM заключается в том, что опытный 7-нм чип, выпущенный с использованием EUV-литографии для критически важных слоёв, имеет шаг контактной группы 44/48 нм (contacted poly pitch или contacted gate pitch). Ранее самый маленький шаг CGP был у опытных 10-нм чипов Intel, и он равнялся 56 нм. Далее, у опытного 7-нм чипа IBM расстояние между контактами первого уровня металлизации равно 36 нм (metallization pitch), а расстояние между рёбрами (FIN) транзисторов — 27 нм. Каждый транзистор имеет открытое контактное окно длиной 10 нм (contact opening/physical gate length) и полную длину затвора 15 нм (gate length/printed gate length).

Компания TSMC рассказала о самой плотной в отрасли 6-транзисторной 7-нм ячейке памяти SRAM — всего 0,027 мкм2. По сравнению с техпроцессом 16 FF+ линейная плотность выросла в 3,3 раза. При этом скорость работы ячейки при равном потреблении возросла на 40%, или снижение потребления при равной производительности уменьшилось на 65%.

Подробнее читайте здесь.

Теги
Мы в соцсетях