English
version
Задать вопрос

Новости

23 мая 2019

В Москве прошел научно-методический семинар по современным средствам проектирования и верификации ИС и СнК, организованный МИЭТ и компанией Cadence

23 мая 2019 года — 22 мая в Москве прошел научно-методический семинар по современным средствам проектирования «Проектирование и верификация IP-блоков и систем на кристалле», организованный совместно Национальным исследовательским университетом «МИЭТ» и компанией Cadence Design Systems. Главной целью мероприятия стало знакомство участников с новыми продуктами компании Cadence в области проектирования IP-блоков и систем на кристалле на базе современных пакетов проектирования и методологий верификации.

Cadence Design Systems помогает компаниям полупроводниковой отрасли, занимающимся разработкой электронных систем и полупроводниковых элементов, создавать инновационную конечную продукцию. Программное обеспечение, оборудование и полупроводниковые IP-блоки компании Cadence используются этими компаниями для ускорения вывода своей продукции на рынок. Стратегия компании, получившая название System Design Enablement, помогает клиентам осуществлять разработку уникальных продуктов: от плат до микросхем и далее до систем в мобильном и потребительском сегментах, облачных центрах обработки данных, в автомобилестроении, авиакосмической промышленности, в технологиях Интернета вещей (IoT), в промышленном и других сегментах рынка. Компания Cadence включена в рейтинг журнала Fortune как одна из 100 лучших компаний, стабильно работающих на рынке. В России IP-бизнес Cadence представляет компания НАУТЕХ.

С докладами на семинаре выступили сотрудники МИЭТ, представители компаний Cadence и НАУТЕХ.

Алексей Иванов, руководитель проектов Cadence, рассказал о нововведениях в платформе разработки заказных интегральных схем (ИС) Virtuoso, которая существует уже более 25 лет. На сегодняшний день с помощью этой удобной платформы создано наибольшее в отрасли число проверенных в кремнии проектов — каждый год на успешный тейпаут выходят тысячи проектов. Данная платформа, которая зарекомендовала себя в проектировании на уровне полупроводниковых приборов, ячеек, блоков и кристаллов, была усовершенствована для работы на системном уровне и тем самым шагнула в новую эру автоматизации проектирования.

Новое решение Virtuoso RF Solution обеспечивает маршрут сквозного радиочастотного проектирования, в который входят ключевые инструменты и технологии проектирования, необходимые для имплементации, анализа и моделирования модулей RFIC и RF, всё в среде проектирования Virtuoso. Это решение позволяет автоматизировать электромагнитное моделирование и не тратить многие часы на кропотливое ручное моделирование, а также упрощает верификацию топологии (LVS) и проверку правил проектирования (DRC) в процессе полной физической верификации проекта.

Это новая среда системного проектирования с поддержкой нескольких технологий позволяет беспрепятственно редактировать и анализировать самые сложные гетерогенные системы: аналоговые, со смешанным сигналом, радиочастотные и фотонные – всё на единой платформе, используя все возможности надежного набора приложений для проектирования в Virtuoso. Новая платформа Virtuoso включает в себя инновационные методологии для продвинутых техпроцессов от 22 нм до 5 нм. За счет сотрудничества с ведущими полупроводниковыми фабриками, партнерами по экосистеме и заказчиками новая платформа Virtuoso стала способной автоматизированно учитывать сложности технологических процессов, что позволяет инженерам сосредоточиться на воплощении своих идей в проектах ИС.

Фолькер Вегнер (Volker Wegner), эксперт по аппаратным средствам верификации компании Cadence, рассказал об аппаратном обеспечении Cadence для высокопроизводительной верификации и валидации современных проектов систем-на-кристалле (СнК) и функциональной верификации с использованием параллельного логического моделирования Xcelium™ Parallel Logic Simulation.

Верификация – самый трудоемкий этап в разработке СнК. При этом традиционные инструменты верификации не поспевают за теми темпами, которыми растут размеры и сложность проектов СнК и специализированных полузаказных интегральных схем (ASIC). Чтобы провести всестороннюю верификацию СнК/ASIC на системном уровне, необходимо запускать и валидировать проект в масштабируемой среде верификации — такой, которая предлагает высокий уровень контроля и наглядности, подает входные воздействия на системном уровне и верифицирует производительность и поведение всей интегрированной системы.

Будучи первой в отрасли системой эмуляции класса ЦОД, платформа Palladium® Z1 компании Cadence ускоряет проведение верификации СнК, подсистем и СФ-блоков, а также проведение валидации на уровне системы. Технология ускорения моделирования Cadence позволяет расширить и повторно использовать существующую среду моделирования и значительно ускорить верификацию по сравнению с использованием программного симулятора как на уровне RTL-кода, так и на уровне вентилей.

Платформа прототипирования Cadence® Protium ™ S1 на основе программируемых логических интегральных схем (ПЛИС) представляет собой решение для прототипирования самого последнего поколения. Она позволяет осуществлять разработку программного обеспечения на ранних этапах, проводить регрессионные тесты пропускной способности и высокопроизводительную валидацию системы. Данная платформа сочетает в себе высокопроизводительные платы на основе ПЛИС Virtex-Ultrascale и полный набор программного обеспечения для разработки и отладки, что обеспечивает сверхбыстрый запуск разработанных устройств (bring-up) и беспрецедентную простоту в использовании.

Адаптеры Cadence® SpeedBridge® и другие дополнительные модели и аксессуары позволяют командам разработчиков быстро создавать полную среду эмуляции или ПЛИС-прототипирования, в которых воспроизводятся условия работы системы в реальном мире.

Параллельное логическое моделирование Cadence® Xcelium™ Parallel Logic Simulation — это третье поколение цифрового моделирования. Его основой является первый многоядерный движок, испытанный в производстве. Вместе с ним в связке идут самые быстрые в отрасли движки одноядерной архитектуры, рандомизации и смешанных сигналов, что позволяет моделировать всевозможные варианты схем, при этом поддерживаются симуляторы второго поколения. Такой широкий охват разных вариантов схем возможен благодаря совершенному сочетанию применяемых технологий: языков описания схем, методологий проектирования, анализа и контроля мощности потребления, анализа тестового покрытия и функциональной безопасности. Симулятор Xcelium не требует новых вычислительных ресурсов, при этом обеспечивает наилучшие показатели времени выполнения и объема вычислений, и это делает его предпочтительным выбором для всего маршрута верификации.

Антон Совин, руководитель департамента технической поддержки компании НАУТЕХ, представил обзор основных СФ-блоков компании Cadence и рассказал о продвижении продуктов компании на российском рынке. Портфель Cadence — это широкий набор современных, востребованных во всем мире СФ-блоков, включая процессорные, интерфейсные, СФ-блоки памяти, аналоговые, системные/периферийные, верификационные и другие СФ-блоки. Все они доступны для лицензирования и обеспечены локальной поддержкой.

Набор СФ-блоков Cadence® Design IP объединяет контроллеры и физические интерфейсные IP-блоки (PHY и Controller), а также высокоскоростные мульти-стандартные SerDes. Cadence является поставщиком гибко настраиваемых, проверенных в кремнии решений для различных технологических процессов. СФ-блоки Cadence® позволяют проектировать с меньшим риском и быстрее выводить продукты на рынок. В результате разработчики могут уделять больше времени отличительным особенностям своих продуктов и быть уверенными в том, что все требования к параметрам производительности, мощности и площади будут соблюдены.

Михаил Повлин, директор по работе с ключевыми клиентами Cadence, познакомил участников с технологиями Tensilica® и представил обзор вертикальных решений в области аудио, машинного зрения, связи и управления встроенными системами. СФ-блоки процессоров и устройств цифровой обработки сигналов (ЦОС) Cadence® Tensilica® позволяют быстро создавать уникальные процессоры под конкретные задачи. Настройка процессоров и ЦОС Tensilica® происходит намного быстрее, чем разработка RTL-кода аппаратных блоков. Уникальная запатентованная методология Tensilica® снижает риски проектирования путём автоматизации большей части процесса, помогая разработчикам быстро создавать индивидуально «скроенные» ядра процессоров и ЦОС-ядра вместе с соответствующими инструментами разработки, которые будут гарантированно корректно работать.

Евгений Ливенцев, инженер по применению Cadence, рассказал о платформе физического проектирования Innovus™ Implementation System и средствах нормоконтроля тайминга Tempus™ Timing Signoff Solution компании Cadence.

Система физического проектирования Innovus™ Implementation System позволяет создавать проекты с высокой плотностью как на продвинутых, так и на устоявшихся техпроцессах. В инструменте Innovus™ 18.1 реализованы сокращенное время проектирования, размещение с учетом SOCV, улучшенная трассировка с учетом параметров тайминга и питания, поддержка расширенного h-дерева и другие функции. Продвинутые техпроцессы поддерживаются вплоть до раннего TSMC N5.

Tempus ™ Timing Signoff — это самый быстрый на сегодняшний день в отрасли инструмент статического анализа тайминга (STA) с уникальными возможностями распределенной обработки данных и облачных вычислений. Tempus™ 19.1 отличается улучшениями в производительности, обеспечивает мощный full flat ECO, ECO на выбранных path_groups, вариации межсоединений для 5 нм и ниже, а также другие возможности.

Александр Фирсов, ведущий инженер технической поддержки Cadence, представил систему верификации Pegasus™ Verification System компании Cadence, которая обеспечивает физический нормоконтроль с поддержкой облачной функциональности.

Физическая верификация является одним из наиболее важных и напряженных этапов разработки цифровых ИС. Технический прогресс стремительно движется вперед: каждый год внедряются всё новые технологические процессы — 28 нм, 16 нм, 7 нм, 5 нм. Все они представляют проблему для физической верификации. Переход от одного технологического процесса к другому увеличивает сложность проверки правил проектирования (DRC) в геометрической прогрессии. Выполнение такой проверки занимает несколько дней. Система верификации Pegasus способна заметно уменьшить время на DRC и сократить сроки вывода продукта на рынок.

С презентациями также выступили сотрудники МИЭТ, представившие свои исследовательские проекты.

Пресс-служба НАУТЕХ