English
version
Задать вопрос

Новости

Все теги
Подписаться на новости

Подпишитесь на рассылку, чтобы всегда быть в курсе последних новостей в мире технологий

Вы успешно подписались!

Мы отправили вам на указанный адрес письмо со ссылкой-подтверждением.

Закрыть
13 апреля 2021

Arasan представил следующее поколение комбинированного IP-ядра C-PHY/D-PHY

13 апреля 2021 года — Компания Arasan Chip Systems, ведущий поставщик СФ-блоков для СнК в мобильных устройствах и автоиндустрии, объявила о доступности для клиентов комбинированного IP-ядра MIPI C/D-PHY, совместимого со спецификациями MIPI C-PHY версии 2.0 и D-PHY версии 2.5.

Модернизированное комбинированное IP-ядро MIPI C-PHY/ D-PHY Combo легко интегрируется с другими разработками Arasan — подсистемами MIPI CSI-2® и MIPI DSI®, являющимися частью комплексного IP-решения для обработки графической и видеоинформации Total MIPI Imaging and Display.

Представленное решение является вторым поколением разрабатываемых Arasan комбинированных IP-ядер MIPI C-PHY/ D-PHY. Инженеры компании переработали его для того, чтобы достичь показателей сверхнизкого энергопотребления, обусловленных преимуществами использования технологии FINFET.

Комбинированное IP-ядро Arasan MIPI C-PHY v2.0/D-PHY v2.5 обеспечивает передачу сигнала на скорости 6 Гбит/с на полосу, позволяя достичь максимальной пропускной способности 24 Гбит/с в режиме D-PHY, а также скорость передачи сигнала 6 Гбит/с в режиме трехфазного символьного кодирования и передачи по трехпроводным линиям (трио), обеспечивая максимальную пропускную способность в 41 Гбит/с в режиме C-PHY.

Другие значимые усовершенствования в решении включают:

  • Возможности встроенного диагностирования, включая генератор псевдослучайной двоичной последовательности (PRBS) и внутреннее закольцовывание для поддержки экономичных процессов тестирования в условиях массового производства при использовании комбинированного IP-ядра MIPI C-PHY/D-PHY совместно с разработанными Arasan подсистемами MIPI CSI-2 или MIPI DSI-2;
  • Наличие нового энергосберегающего полуамплитудного режима HS-Tx для физической шины D-PHY;
  • Наличие встроенной программируемой схемы фазовой автоподстройки частоты (ФАПЧ) с широкополосной синхронизацией, а также с калибровкой и коррекцией компенсации фазового сдвига или без таковых для различных рабочих скоростей физической шины D-PHY;
  • Функции управления электропитанием, включая режимы пониженной амплитуды HS-TX и ненагруженный режим HS-RX;
  • Поддержку режима ALP для различных сфер применения с длинными каналами, обеспечивающую возможность использования режима быстрого реверсирования каналов для увеличения пропускной способности в обратном направлении канала MIPI.

Режим ALP имеет ключевое значение для реализации возможности унифицированного соединения через последовательные каналы CSI-2, которая уменьшает число интерфейсных соединений и позволяет значительно расширить диапазон.

Комбинированное IP-ядро Arasan MIPI C-PHY v2.0/D-PHY v2.5 уже доступно для лицензирования.

В России Arasan Chip Systems представляет копания НАУТЕХ.

Источник

Теги
Мы в соцсетях
Задать вопрос




    ×