English
version
Задать вопрос

Новости

Все теги
Подписаться на новости

Подпишитесь на рассылку, чтобы всегда быть в курсе последних новостей в мире технологий

Вы успешно подписались!

Мы отправили вам на указанный адрес письмо со ссылкой-подтверждением.

Закрыть
21 октября 2020

Компания Cadence представила СФ-блоки комплексного решения DDR5/LPDDR5 для технологического процесса TSMC N5

21 октября 2020 года — Компания Cadence Design Systems объявила о том, что СФ-блоки комплексного, проверенного в кремнии решения, поддерживающего стандарты памяти DDR5 и LPDDR5 DRAM на технологическом процессе TSMC N5 с уже доступны клиентам. Мультистандартное решение Cadence включает в себя СФ-блоки модуля интерфейса физического уровня PHY и контроллера, а также верификационные IP-блоки (VIP). Оно поддерживает широкий спектр применений, в том числе центры обработки данных, хранение данных, приложения искусственного интеллекта/машинного обучения и инфраструктуру гипермасштабируемых вычислений. Заказчики, использующие технологии Cadence и TSMC, могут проектировать современные микросхемы, которые более быстро и с меньшими рисками эксплуатационной несовместимости подключаются к различным типам памяти.

Сотрудничество между Cadence и TSMC в области разработки интеллектуальной собственности имеет решающее значение в условиях сегодняшнего рынка. Например, объединение протоколов DDR5 и LPDDR5 в одном СФ-блоке интерфейса памяти обеспечивает высокоскоростное масштабируемое решение для различных объемов устройств памяти — от небольших до крупных. Цель представленных Cadence СФ-блоков заключается в том, чтобы сделать реализацию DDR5 и LPDDR5 предсказуемой и успешной. Поддерживающие множественные стандарты СФ-блоки решения DDR5/LPDDR5 позволяют пользователям использовать один чип для поддержки нескольких типов памяти в разных средах, а это в свою очередь позволяет клиентам предлагать свои чипы на разных рынках и в продуктах с разными требованиями к DRAM.

«Разработчикам интеллектуальных продуктов следующего поколения требуется простой и эффективный доступ к высокопроизводительной памяти, — говорит Малкольм Хамфри (Malcolm Humphrey), вице-президент и генеральный директор основного направления вычислительных систем подразделения вычислительных и сетевых технологий компании Micron. — Наше сотрудничество с Cadence и TSMC обеспечивает передовые СФ-блоки интерфейсов памяти на современных технологических процессах, расширяя возможности экосистемы за счет внедрения комплексных решений DRAM-памяти DDR5 и LPDDR5 в самые передовые системы на кристалле».

«Мы очень рады тому, что Cadence обеспечивает СФ-блоки DDR5/LPDDR5 для 5-нм техпроцесса TSMC, оптимизированного под самые новейшие нарождающиеся области применения, — отметил Сук Ли (Suk Lee), старший директор подразделения управления инфраструктурой проектирования TSMC. — Благодаря нашему постоянному сотрудничеству с Cadence мы даем возможность нашим общим клиентам вести проекты по разработке с использованием этих решений. Они могут извлечь значительную выгоду за счет заметного увеличения производительности и мощности наших самых передовых технологических процессов, а также быстро выводить на рынок свои новые инновационные продукты».

«По мере того, как мы продолжаем расширять наше сотрудничество с TSMC, наши новейшие СФ-блоки памяти DDR5/LPDDR5 на 5-нм техпроцессе TSMC однозначно удовлетворяют потребностям центров обработки данных нового поколения, приложений искусственного интеллекта/машинного обучения и приложений гипермасштабируемых вычислений, — рассказывает Санджив Агарвала (Sanjive Agarwala), корпоративный вице-президент по исследованиям и разработкам группы интеллектуальной собственности компании Cadence. — СФ-блоки Cadence помогают клиентам упростить процесс проектирования, высвобождая им время для успешного и своевременного вывода на рынок инновационных продуктов».

СФ-блоки DDR5/LPDDR5 созданы в рамках продвигаемой компанией Cadence стратегии интеллектуального проектирования систем (Intelligent System Design), которая обеспечивает разработчикам эффективное проектирование систем на кристалле (system-on-chip, SoC) по самым передовым техпроцессам. В предлагаемых СФ-блоках используются технологии проверенных в кремнии интерфейсов памяти DDR и высокоскоростных преобразователей SerDes, а также возможности комплексной верификации с помощью Cadence VIP, что дает разработчикам полную уверенность при разработке и внедрении устройств, в основе которых лежат SoC.

Источник

Задать вопрос




    ×